3D集成降低GPU扩展的隐含排放影响（imec，VUB）
3D Integration Reduces Embodied-Emissions Impact Of GPU Scaling (imec, VUB)
AI 摘要2026年11月2日，比利时微电子研究中心（imec）与布鲁塞尔自由大学联合发布研究报告指出，3D集成技术可有效降低GPU芯片算力扩展过程中的隐含碳排放。该研究针对AI负载激增推高数据中心碳足迹的现状，对小芯片GPU在2.5D与3D封装下的碳排放进行建模，证实3D垂直封装在绿色算力扩展上相较传统2.5D方案具有明显碳减排优势。
解读
发生了什么
行业媒体SemiEngineering于2026年11月2日报道，比利时微电子研究中心与布鲁塞尔自由大学发表了关于低碳AI硬件的研究成果。该研究指出，AI算力扩张正加剧超大规模数据中心对气候变化的影响。团队针对小芯片GPU在2.5D与3D封装路径下的碳排放进行了建模评估。结果证实，采用3D集成技术能有效降低GPU算力扩展带来的隐含碳排放影响。
为什么重要
过去数据中心控碳主要聚焦运行能耗，但芯片制造与封装产生的“隐含碳排放”在全生命周期中的占比正快速上升。传统2.5D封装依靠横向扩大中介层面积容纳更多算力与内存，导致物料消耗与封装碳排剧增。3D集成通过垂直堆叠大幅缩减了芯片封装投影面积与互连损耗，在算力翻倍的同时抑制了制造端碳足迹。随着范围三（Scope 3）审计趋严，云厂商的绿色采购门槛将倒逼芯片企业加快架构迭代。这标志着先进封装竞争正从单一追求算力密度，拓展至全生命周期的碳排放效率。
影响谁
- 算力芯片设计厂商（如英伟达、AMD）需在下一代硬件规划中加快引入3D垂直堆叠方案，以满足下游客户对设备全生命周期碳排指标的合规要求。
- 超大规模云服务商与数据中心运营方算力采购标准将从单一考察运行能耗转向纳入门槛更高的制造端隐含碳排核算，直接影响服务器集群选型与更新策略。
背景
AI大模型爆发使单芯片触及光刻面积极限，推动芯片行业全面转向小芯片（Chiplet）封装。当前主流AI加速器普遍采用2.5D封装堆叠高带宽内存，导致大尺寸硅中介层与基板消耗剧增。同时，全球监管机构对科技企业范围三碳排放的披露要求趋严，硬件全生命周期的环境代价被纳入审计。比利时微电子研究中心构建的评估模型，已成为半导体业界衡量制造与封装碳足迹的重要基准。
和中国的关系
在“东数西算”与双碳目标下，国内数据中心建设正从控制PUE向硬件全生命周期低碳化延伸。受外部先进制程限制，国内产业高度重视以先进封装提升等效算力，布局3D集成既是突破算力密度的路径，也是满足未来碳合规的关键。
接下来关注
- 头部AI芯片厂商下一代旗舰产品是否将3D垂直堆叠作为标配方案量产。
- 微软、谷歌等大型云厂商是否在可持续发展报告中将芯片制造端隐含碳排纳入采购审查。
- 国际标准组织是否出台结合先进封装互连规范的半导体碳足迹核算标准。
摘要和解读由 AI 根据公开报道整理，以原文为准。